前後と前後

半導体の勉強、たまにやっていますが、全然追いつけない。
でも、前工程よりは後工程の方が分かりやすくて、勉強にもなる気がしています。最近盛り上がってるし。
今日はChip-lastをかじってみた。

これまでの半導体は、ウェハに載せたチップ上に配線層（RDL）を作っていた（Chip-first）けど、文字通り、配線層を先に作ってからチップを載せる技術ですな。
チップ作って基板に乗せてRDL仕上げてという順送りの工程が、チップ作ってる間に並行してRDL作れちゃうということで、LT短縮なのかな。
既に使われ始めている技術だと思うけど、大型基板での製造や微細配線化とかでも、まだまだ課題はあるのでしょう。

そんなこんなで眺めていたら、四角いウェイハ？
ウェイハじゃなくて基板だったけど、集積パッケージの大型化で四角いインターポーザを作ると、丸いシリコン上では取りが悪いのですね。
Chip-lastでRDLを別に作るなら、四角い方がいいじゃない、ということでしょうか。なるほど面白い。
四角のガラス基板とか、それはそれで作るのが難しそう。それに合わせて、また違う技術が出てくるのでしょうね。

なんでもいいけど、前工程・後工程、前載せ・後載せ、分かりやすいけどややこしい。